allegro16.3，怎么防止重叠元件而不显示DRC

2025年05月07日 05:45

有2个网友回答

网友（1）：

其实楼主可以在画图的时候可以不要在意这种问题，因为从layout的二维角度来说CPU和下面的SMD元件确实叠到了，只是你觉得有DRC不好看而已。
在设计的过程中，是需要on-line DRC的，这样你知道你的设计中违反RULE的有哪些，然后帮你check的人也知道哪里，这样check才没有盲区，等设计收尾，其他function都没有问题了，然后对于那一块的DRC可以做一个constraint area 来清掉DRC，最后出图就美观自然了。

网友（2）：

把CPU 封装的place bound层删除就可以了，在PCB中删。